Semiconductor

400層超のV-NAND V10、V9比で密度58%・書き込み速度45%向上

この記事のポイント

  1. 実現したこと

    V-NAND V10は、3-Stack技術によって400層超のセル積層を達成した。

  2. 実現の仕組み

    セルと周辺回路を別々のウェハーとして製造し、両者を垂直接合する。

  3. 得られた結果

    Samsung Electronicsによると、V9比で密度が58%、書き込み速度が45%、I/O速度が33%向上した。

  4. 従来との違い

    セルを平面に並べる構造から、チャネルホールで接続したセルを垂直に重ねる構造へ移行した。

短い従来世代と比較して3段のセル積層と垂直接合で高密度化したV-NAND V10の技術イラスト
AI生成画像

V-NAND V10は3-Stack技術で400層超へ達した。Samsung Electronicsによると、V9比で密度を58%、書き込み速度を45%、I/O速度を33%高めたという。

KVキャッシュがNANDに容量と速度を同時に求める

現代のAIシステムは、中間計算結果をKVキャッシュへ保存し、過去のコンテキストを再利用する。保存済みの結果を読み出すことで、同じ計算を最初から繰り返さずに済む。

AIモデルが大規模になるほどキャッシュデータは増え、DRAMだけで保持できる容量を超える。Samsung Electronicsは、NANDによる容量の補完には、高密度化と高速化に加えて低消費電力化も同時に必要になるとしている。

平面配置の限界を垂直積層で越える

Planar NANDはセルを平面上に配置していたが、微細化が物理的限界に達した。V-NANDは配置方向を変え、セルを垂直方向へ積み重ねる。

積層されたセルは、建物のエレベーターシャフトに相当するチャネルホールで接続される。この構成により、積層数は初期の24層から数百層へ拡大した。

セルと周辺回路を別工程に分けて接合する

セルを高く積み上げるにつれて、発熱と抵抗が新たな課題になった。Bonding V-NANDとV10は、この課題に対応するためウェハーの製造工程を分ける。

セル(cell)ウェハーと周辺回路(Peri)ウェハーを別々に製造し、その後に両者を垂直方向へ接合する。セルの積層部分と、その動作を担う周辺回路を個別に形成してから一体化する構成だ。

3-Stackで400層超、V9比の密度と速度を引き上げる

V-NAND V10は3-Stack技術を採用し、積層数を400層超へ引き上げた。Samsung Electronicsによると、V9と比べた密度は58%高い。

データを書き込む速度はV9比で45%速くなった。I/O速度も同じ比較で33%速くなり、高密度化とデータ転送性能の向上が一つの世代で示された。